Implementación de Filtros Digitales Tipo FIR en FPGA

Autores: Jesús Antonio Álvarez Cedillo, Klauss Michael Lindig Bos, Gustavo Martínez Romero

Polibits, 37, pp. 83-88, 2008.

Resumen: En este artículo se hace la descripción del diseño de un filtro digital tipo FIR con ocho bits de ancho de datos. Este sistema ha sido implementado en un FPGA (SPARTAN 3E de XILINX) y posee un software que realiza el cálculo de los coeficientes del filtro y la reconfiguración del hardware. Las pruebas se realizaron usando el programa MATHLAB para verificar su funcionamiento.

Palabras clave: Filtros digitales; tratamiento digital de señales; FPGA; VHDL; FIR

PDF: Implementación de Filtros Digitales Tipo FIR en FPGA, Otra liga